- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
Menu
CAN總線控制器
OBT-CAN實現了CAN 2.0B協議，支持BasicCAN和PeliCAN模式，這兩種模式可以通過時鐘分頻寄存器選擇。在BasicCAN和PeliCAN兩種模式下寄存器的映射有所不同。
|
產品描述 |
OBT-CAN控制器共有32個寄存器，地址分別為0-31。在CPU看來，CAN控制器相當于存儲器地址映射的I/O設備，CPU對CAN控制器的所有操作都是通過訪問寄存器實現的。
|
產品特性 |
1.OBT-CAN控制器主要特征
? PCA82C200 模式（即默認的BasicCAN 模式）
? 擴展的接收緩沖器（64字節先進先出FIFO）
? 和CAN2.0B協議兼容
? 同時支持11位和29位標識符
? 位速率可達1Mbits/s
?PeliCAN模式擴展功能
? 可讀/寫訪問的錯誤計數器
? 可編程的錯誤報警限制
? 最近一次錯誤代碼寄存器
? 對每一個CAN 總線錯誤的中斷
? 具體控制位控制的仲裁丟失中斷
? 單次發送（無重發）
? 只聽模式（無確認、無活動的出錯標志）
? 支持熱插拔（軟件位速率檢測）
? 驗收過濾器擴展（4字節代碼，4字節屏蔽）
? 自身信息接收（自接收請求）
2.結構框圖
CAN控制器主要由寄存器、位定時邏輯和位流處理器3個模塊組成，如圖1?1所示。
圖1?1CAN控制器結構框圖
CAN寄存器是與CPU連接的模塊，CPU對CAN控制器的所有操作都是通過寄存器進行的。
位定時邏輯實現的主要功能是檢測CAN總線輸入信號和來自位流處理器的CAN總線輸出信號，輸出采樣點、采樣位、發送點和同步信號等位定時信息。
位流處理器實現的主要功能是輸入來自寄存器的寄存器信息和來自位定時邏輯的采樣點、采樣位、發送點和同步信號等位定時信息，對采樣位的位流進行處理，并輸出狀態信息和CAN總線輸出信號。
3.資源利用情況
|
Altera Cyclone III: LE: 24,593 Memory bits: 5,248 |
|
Xilinx Virtex2: Slices: 3,500 LUTs: 6,109 Memory bits: 5,248 Flip-Flops: 1,239 |
|
Xilinx Virtex5: Slices: 1,346 LUTs: 3,410 Memory bits: 5,248 Flip-Flops: 1,260 |
|
Actel ProASIC3: D-flip-flops(CORE) : 27,308 |
|
產品列表 |
|
# |
產品型號 |
產品描述 |
備注 |
|
1 |
OBTIP-CAN-F |
ASIC版本固核（ASIC網表） |
/ |
|
2 |
OBTIP-CAN-V |
FPGA版本固核（FPGA網表） |
/ |
|
3 |
OBTIP-CAN-S |
軟核（RTL源碼） |
/ |
4Mb 8Mb 16Mb 32Mb
- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
