- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
Menu
1553B總線控制器-1M
OBT1553B-1M-IP核是依據1553B總線協議(1553A/BNotice2協議)和參考DDC-ACE系列芯片（主要是61580） 設計的IP核。OBT1553B-1M-IP核主要包括通信協議模塊A、通信協議模塊B、主機信號接口模塊、配置寄存器管理模塊、存儲器管理模塊、時鐘管理模塊和主控制器模塊。
|
產品描述 |
1553通信協議模塊部分用差分曼徹斯特編碼實現時分命令響應式串行通訊，主要包括A、B通道編碼器和解碼器；主機信號接口模塊實現OBT1553B-1M-IP核與處理器(CPU/DSP/MCU)的接口信號處理；配置寄存器模塊主要實現對OBT1553B-1M-IP核的模式、功能和狀態等的配置；存儲器管理模塊為處理器和OBT1553B-1M-IP核之間交互數據的管理方式，主要為4K*16BIT的雙口RAM； 時鐘管理與主控制模塊實現對輸入時鐘的管理和對OBT1553B-1M-IP核的基本通訊功能的實現與控制，是該IP核的中心控制單元能配置成BC、RT、BM三種類型的控制器。
OBT1553B-1M-IP核主要應用在航空、航天測控網絡、工業控制等技術領域。
|
產品特性 |
1.主要特征
? 通過硬件邏輯方式完全實現MIL-STD-1553B標準(GJB289A-97標準);
? 操作方式、寄存器設置以及存儲器布局等方面同BU-61580兼容；
? 支持的通訊類型包括：uBC → RT；uRT → BC；uRT → RT；uBroadcast；uMode code；
? 能被配置為BC、RT、BM三種類型的控制器；
? 帶4K*16Bit 的集成DPRAM，根據需要可進行集成DPRAM的裁減；
? 與主機接口模式為同步的AMBA APB2.0信號或通用的異步接口信號；
? 外部接口支持通用的1553B總線收發器：HI1567、HI1573等；
? 帶A、B雙冗余通道；
? BC性能：支持A/B區域；具有自動重發功能；可編程的消息間隔時間；幀自動重復發送；可編程的超時響應時間；
? RT性能：可編程的RT地址，子地址；支持單緩沖存儲器管理方式；支持循環緩沖存儲器管理方式；支持雙緩沖存儲器管理方式；可編程的非法命令表；可編程的方式代碼中斷表；可編程的子地址忙表；
? BM性能：能夠實時偵聽總線上的數據流，可以將所有的數據流記錄下來，也可以有選擇地進行數據監聽；支持命令堆棧半滿、全滿溢出；支持數據堆棧半滿、全滿溢出；命令堆棧與數據堆棧獨立；對每條消息有相應的屬性標志。
2. 結構框圖
3. 資源利用情況
|
Altera Cyclone III: LE: 5,152 Memory bits: 65,536 |
|
Xilinx Virtex2: Slices: 2,521 LUTs: 3,566 Memory bits : 65,536 (Block RAMs: 4) Flip-Flops :2,180 |
|
Xilinx Virtex5: Slices : 1347 LUTs : 3,161 Memory bits : 65,536(Block RAMs: 4) Flip-Flops :2,218 |
|
Actel ProASIC3: D-flip-flops(CORE) : 10,328 Memory bits : 65,536(4608-Bit Block: 22) |
|
產品列表 |
| # | 產品型號 | 產品描述 | 備注 |
| 1 | OBTIP-1553B-F | ASIC版本固核（ASIC網表） | |
| 2 | OBTIP-1553B-V | FPGA版本固核（FPGA網表） | |
| 3 | OBTIP-1553B-S | 軟核（RTL源碼） |
4Mb 8Mb 16Mb 32Mb
- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
